"우리가 최초"····삼성·TSMC·인텔, 나노 기술 격전

반도체학회 VLSI에서 첨단 공정 기술 공개···3나노 이하 경쟁 '주목'

 

반도체 위탁생산(파운드리) 업체들의 3나노미터(nm, 1나노는 10억 분의 1m) 선단 공정 기술 개발이 점입가경이다. 성능과 전력효율을 높일 수 있는 소재 발굴, 구조 설계를 선점하겠다며 사활을 걸고 있다.

 

12일 업계에 따르면 인텔, 삼성전자, TSMC 등 주요 반도체 기업들은 11일부터 16일까지 일본 교토에서 개최되는 반도체학회' VLSI(Very Large Scale Integration) 심포지엄'에서 나노 공정과 관련된 기술을 공개했다.

 

미세공정의 핵심은 회로 선폭을 얼마나 세밀하게 좁히는가에 있다. 선폭을 의미하는 나노미터는 성인 머리카락 한 올의 10만분의 1에 불과하다. 선폭을 줄일수록 반도체 성능과 전력 효율이 향상되기 때문에 5G 통신, 인공지능(AI) 등을 구현하기 위해서는 미세 공정이 필수적이다. 지난해부터는 삼성전자를 시작으로 3나노 이하 공정 경쟁이 시작됐다.

 

인텔은 VLSI에서 2나노급 반도체 양산에 적용할 '파워비아' 기술을 발표했다. 파워비아는 반도체 소자 뒷면에 전력을 공급하는 기술이다. 칩의 뒷면에 전력 공급 장치를 단 것은 인텔이 세계 최초다.

 

지난해 6월 3나노 파운드리 양산에 참여한 삼성전자 파운드리사업부, 반도체연구소, 글로벌 제조&인프라총괄 주역들이 손가락으로 3을 가리키며 3나노 파운드리 양산을 축하하고 있다. [사진=삼성전자]

 

반도체를 작동하려면 전기가 필요하다. 그동안 회로가 그려진 웨이퍼 전면에 배선을 적용해 전력을 공급하는 전면 전력공급 방식을 썼다. 전면 전력공급은 신호를 전달하는 회로와 전력공급 배선을 같이 배치해 많은 면적을 차지한다는 한계를 지닌다. 공정 미세화에 따라 더 가는 배선을 연결해야 하는데, 신호와 전력 배선이 혼용돼 노이즈가 발생하기 쉽다.

 

반면 후면 전력공급 방식은 트랜지스터 위쪽에서는 신호만 주고받고, 아래쪽에서는 전력만 공급한다. 간섭이 발생하지 않아 전력 효율성을 높이고 반도체 성능까지 끌어 올릴 수 있다.

 

 

인텔은 메테오 레이크 E코어에 파워비아를 적용한 테스트칩을 만들어 실험했다. 그 결과 코어(연산 장치)의 속도는 6% 향상됐다. 패키징 단계에서 전력공급 문제는 30% 이상 해소됐다. 반도체 미세화에 따른 발열 문제 역시 파워비아 테스트 칩에서 상당 부분 개선했다고도 설명했다.

 

인텔 관계자는 "성공적으로 후면 전력공급에 성공했을 뿐 아니라 반도체 셀 밀도를 높여 비용 절감효과도 나타났다"고 말했다.

 

 

https://www.inews24.com/view/1601920

"우리가 최초"····삼성·TSMC·인텔, 나노 기술 격전